AMD64 & Intel EM64T

此圖是從intel datasheet：Intel64 and IA-32 Architectures Software Develops Manual Volume3A所截取下來，從這張圖就可知道CPU如何在各模式之間切換；及為什麼可以作到向下相容的架構。
圖二

圖一

AMD公司設計，可以在同一時間內處理64位的整數運算，並兼容于X86-32架構。其中支持64位邏輯定址，同時提供轉換為32位定址選項；但數據操作指令默認為32位和8位，提供轉換成64位和16位的選項；支持常規用途暫存器，如果是32位運算操作，就要將結果擴展成完整的64位。這樣，指令中有“直接執行”和“轉換執行”的區別，其指令字段是8位或32位，可以避免字段過長。
x86-64（也叫AMD64）的產生也並非空穴來風，x86處理器的32bit尋址空間限制在4GB內存，而IA-64的處理器又不能兼容x86。AMD充分考慮顧客的需求，加強x86指令集的功能，使這套指令集可同時支持64位的運算模式，因此AMD把它們的架構稱之為x86-64。在技術上AMD在x86-64架構中為了進行64位運算，AMD為其引入了新增了R8-R15通用暫存器作為原有X86處理器暫存器的擴充，但在而在32位環境下並不完全使用到這些暫存器。原來的暫存器諸如EAX、EBX也由32位擴張至64位。在SSE單元中新加入了8個新暫存器以提供對SSE2的支持。暫存器數量的增加將帶來性能的提升。與此同時，為了同時支持32和64位代碼及暫存器，x86-64架構允許處理器工作在以下兩種模式︰Long Mode(長模式)和Legacy Mode(傳統模式)，Long模式又分為兩種子模式(64bit模式和Compatibility mode兼容模式)。該標準已經被引進在AMD伺服器處理器中的Opteron處理器。
而今年也推出了支持64位的EM64T技術，再還沒被正式命為EM64T之前是IA32E，這是英特爾64位擴展技術的名字,用來區別X86指令集。Intel的EM64T支持64位sub-mode，和AMD的X86-64技術類似，採用64位的線性平面尋址，加入8個新的通用暫存器（GPRs），還增加8個暫存器支持SSE指令。與AMD相類似，Intel的64位技術將兼容IA32和IA32E，只有在營運64位作業系統下的時候，才將會採用IA32E。IA32E將由2個sub-mode組成︰64位sub-mode和32位sub-mode，同AMD64一樣是向下兼容的。Intel的EM64T將完全兼容AMD的X86-64技術。現下Nocona處理器已經加入了一些64位技術，Intel的Pentium 4E處理器也支持64位技術。
應該說，這兩者都是兼容x86指令集的64位微處理器架構，但EM64T與AMD64還是有一些不一樣的地方
AMD的K8不是真正的64bit處理器，其和Intel的EM64T處理器一樣，不是真正的64bit處理器。Microsoft的WINXP64bit也不是真正意義上的64bit作業系統。真正64bit系統（硬體和軟體系統）出來的時候，現下這些所謂的64bit全部會淘汰，而這段時間會相當長，至少三年內難以實現；況且配件的更新速度很快，只要用的順手，何必在意以後會怎樣。順便說一下，現下的K8實際上是40bit處理器，而非64bit處理器；EM64T實際上是32bit處理器，只是在物理內存尋址上擴展到36bit。
AMD64 及 EM64T 倒底誰是一顆真正的 64 bit處理器，不用太在意, 這兩者都是由 32bit 處理器改進而來, 前陣子在 bbs 的 hardware 版, 為了AMD64 是不是創新的架構, 爭論了許久. 不過, 實際使用上, AMD64 不論是要當 32bit或 64 bit處理器來用, 算是不錯, 效能好, 溫度又低!

由 Intel EM64T 技術談 64 位元 CPU
由於軟體的功能越來越強大且多元化，所消耗的系統資源相對的也越多，因此在軟體的功能不斷提升的同時，硬體的處理能力也就捉襟見拙。而新技術不斷的發展，除了代表科技的進步外，也因應這必然的趨勢，造就了電腦平台的變革 —DDRⅡ、PCI Express、Hyper Threading 與 EM64T 等。

一、何謂 64 位元 CPU我們知道一個功能強大的軟體其實是由無數行的程式所組合而成，每一行的程式碼均會透過編譯器編譯成數筆資料，送到 CPU 內部的暫存器中等待執行。而所謂的 64 位元也就是在這資料的寬度、暫存器的大小以及執行指令的長度均為 64 位元，另外在記憶體的定址能力同樣也為 64 位元。

二、64 位元 CPU 的發展Intel CPU 的發展從 80386 之後便演進為 32 位元，到 1994 年 Intel 與 HP 共同開發 VLIW（Very Long Instruction Word）架構的 Itanium、Itanium2 的 IA-64 CPU，希望能將 HP 的 PA-RISC、COMPAQ 的 Alpha 以及 x86 架構的 PC 作一整合，以期降低研發高階伺服器處理器成本，並能跨平台的執行不同的作業系統。只是因為 Itanium、Itanium2 的 CPU 使用的是 VLIW 架構，雖然在執行 64 位元的作業系統與應用程式非常順暢，但於 32 位元的作業系統與應用程式中必須透過指令轉譯的方式來執行，導致在 32 位元的環境下效能不彰，因此發展上是叫好不叫座。在 64 位元 CPU 沈潛好一段時間之後，AMD 於 2003 年四月推出 64 位元 x86 架構的處理器 Opteron，以及 Apple 推出 PowerPC G5 的 RISC CPU，既可以執行 64 位元作業系統與應用程式，亦可向下相容於原本 32 位元的作業系統與應用程式，一時間 64 位元處理器的話題又熱絡起來。而 Intel 為了不讓競爭對手專美於前，於 2004 年春季 IDF 論壇中發表了 Intel 64bit Extension Technology 的新技術，並於 4 月份正式定名為 Intel Extended Memory 64 Technology（EM64T），並採用被稱之為 IA-32e 的新操作模式。

三、EM64T 技術Intel EM64T 是為了強化 IA-32 架構所發展的新技術。包含此技術的 IA-32 處理器除了可向下相容於現存的 32 位元軟體，並賦予軟體存取更多記憶體空間。並且允許那些開發於 32 位元定址模式下的軟體擁有執行於 64 位元定址空間的能力。相較於之前 IA32，擁有 EM64T 的 IA32e 最大的不同是將記憶體定址能力由原本 2 的 32 次方提升到 2 的 64 次方，也就是 18446744TB。

四、包含 EM64T 技術處理器的執行模式包含 IA32e 的處理器可執行在 Legacy IA-32 Mode 與 IA-32e Mode。IA-32e Mode 又包含了兩種子模式：1. Compatibility Mode：允許 64 位元的作業系統在不做任何的變動下執行大多數原生的 32 位元軟體。2. 64-bit Mode：允許 64 位元作業系統執行那些存取 64 位元位址空間的應用程式。

五、64-bit Mode 是用來在 64 位元作業系統下執行 64 位元應用程式，包含下列幾項特性：● 64 位元線性定址。● 8 個全新的一般暫存器（General-Purpose Register）。● 8 個全新 Streaming SIMD Extensions（SSE）暫存器支援 SSE、SSE2與SSE3。● 64 位元寬度的 GPR 與指令指標● 相同的 byte-register addressing● 更快速的中斷優化機制● 全新的指令指標相對定址模式64-bit Mode 可透過 64 位元作業系統藉由分割程式碼的準則來啟動。初始定址大小為 64 位元，初始運算元大小為 32 位元。

六、在 Compatibility Mode 中，絕大部分的 16 位元或 32 位元應用程式均可在不重新編譯的狀況下執行於 64 位元作業系統中。相同於 64-bit Mode，Compatibility Mode 可透過 64 位元作業系統藉由分割程式碼的準則來啟動。也就是說在同一時間中，64 位元應用程式也可被執行於 64-bit Mode，而不需重新編譯。

七、Legacy IA-32 Mode 包含保護模式、真實位址模式或是虛擬 8086 模式。針對這些模式撰寫的軟體，EM64T 的處理器均有完整的相容性。

上圖一列出 EM64T 處理器在不同模式下的差異：

上面圖二列出了在不同模式中所支援的暫存器類別：

八、64 位元處理器的迷思是不是購買了 64 位元處理器，相對的執行速度就是原本 32 位元的兩倍？其實以目前的作業系統 Windows XP 或是 Windows 2000 均為 32 位元的作業系統，而應用程式部分亦為 32 位元，也因此在程式碼分割與執行指令上仍為 32 位元寬，而 CPU 資料處理部分仍為 32 位元，也因此與目前的 IA-32 處理器並無差別。在未來 Windows XP 64-bit Edition for Extended System 上市後搭配 64 位元的應用程式，在效能方面才能有所提升。

--> 閱讀更多...

●memtest86+教學 Part14

圖一

上一篇我們已經知道頁目錄如何建立，並且要另外建立一個指向4個頁目錄基底位址的表格，名稱叫作pdp(page-directory-pointer-table)它非常重要，因為我們現在討論的這種2M分頁方式無論如何一定要建立4GB的頁目錄表，並區分成4等分，每一等分佔用4KByte(4096)的空間，也就是說每一等分負責1GB容量的映射(Mapping)；這樣的說法不如來作一張圖(如圖一)會更容易理解。雖然圖中例子是共16G記憶體，但可支援到64G的Mapping。

現在我們來看看誰在使用pdp及頁目錄：

int map_page(unsigned long page)

{

unsigned long i;

struct pde

{

unsigned long addr_lo;

unsigned long addr_hi;

};

extern unsigned char pdp[];

extern struct pde pd2[];

unsigned long window = page >> 19;

if (FLAT (window == mapped_window)) { return 0; }

if (window == 0) { return 0; }

if (!v->pae (window >= 32)) {

/* Fail either we don't have pae support

* or we want an address that is out of bounds

* even for pae. */

return -1; }

/* Compute the page table entries... */

//由於左移符號會無法顯示在文章中，因此我把左移使用shl來表示，右移shr，小於lss

for(i = 0; i lss 1024; i++)

{

pd2[i].addr_lo = ((window & 1) shl 31) + ((i & 0x3ff) shl 21) + 0xE3;

pd2[i].addr_hi = (window shr 1);

}

/*以上這個for迴圈會重新建立pd2~pd3的頁目錄表*/

paging_off();

if (window gtr 1) { paging_on(pdp); }

mapped_window = window;

return 0;

}

這個函式可以說是memtest86分頁技術中最經典的routineㄌ。我們來看誰調用它：

有init.c中的cacheable()：

/* Ensure the default set of pages are mapped */

map_page(0);

map_page(0x80000);

及main.c中的do_test()：

map_page(v->map[0].pbase_addr)

在cacheable()調用它共2個；第一個map_page(0);代入0結果return 0，而且不會去啟用paging_on(pdp)；第二個map_page(0x80000);代入0x80000結果也是return 0，而且不會去啟用paging_on(pdp)；然而這只是程式的初始，當然不會去啟用分頁；所以真正會不斷調用它的便是map_page(v->map[0].pbase_addr)；而且你會發現pd0~pd3好像只有pd2每次都會重新被計算，其實應該說是pd2及pd3每次都被重新計算，因為它的for迴圈是1024次，然而每個pd佔用512個頁目錄表項。所以我們可以開始推論：假設我們主機板插上6GB的記憶體；當測試0~4G時，並不會啟動分頁模式，當測試範圍為4~6G時；便會進入分頁，並且把pd2~pd3對應到4~6G；也就是說此時cpu access的位址雖然是2~4G，但實際上access 到的卻是實體物理位址4~6G。這樣ㄉ推論沒有說服力；所以一定要實際驗證才行。

順便來看一下paging_on：

static void paging_on(void *pdp)

{

if (!v->pae) return;

__asm__ __volatile__(

/* Load the page table address 此處的%0就是pdp的位址 */

"movl %0, %%cr3\n\t"

/* Enable pae cr4的bit5就是pae位元設為1*/

"movl %%cr4, %%eax\n\t"

"orl $0x00000020, %%eax\n\t"

"movl %%eax, %%cr4\n\t"

/* Enable paging cr0的PG位元設為1*/

"movl %%cr0, %%eax\n\t"

"orl $0x80000000, %%eax\n\t"

"movl %%eax, %%cr0\n\t"

:

: "r" (pdp)

: "ax"

);

}

P.S.

試想，為什麼要分頁，而且還分不同的分頁模式，為什麼要把事情搞的那麼複雜ㄋ，難不成就是要存心搞死我們這些人，難道就沒更好的辦法嗎？回顧歷史，32位元CPU已問世多年，我記得Win95那個時候我的系統記憶體也不過才32MB，但是CPU已經可以Access到4G的空間；所以那時RAM遠比CPU定址能力少得多，為了實現虛擬記憶體，讓作業系統可以多工，每個程式都擁有自己的4G位址空間，所以才搞分頁，因為記憶體容量有限，所以要把很多已執行但卻不會馬上用到的行程(Process)所佔用的空間置換(swap)到硬碟(或其他儲存媒體裝置)，使正在執行的行程能有足夠的記體體使用權。曾幾何時，CPU定址仍然是32位元，但DRAM價跌容量升級，使很多使用者的安裝於系統的記憶體容量甚至大於4G，因此時代變了分頁技術也要跟著變，就像我們現在所探討的memtest86，就是因為要能符合時代須求所以要測試比4G容量更大的記憶體，且CPU也已經支援這種技術，所以我們才能借助對memtest86的了解，得知這樣的分頁模式。總之這樣的分頁模式和現行OS所實作的分頁稍有不同，就是因為須求不同的原因；或許未來OS設計會將資訊全數載入記憶體，便不需要swap到硬碟，透過PAE這樣的分頁方式來取得資訊，我想一定能更加速系統的運作，但先決條件是DRAM還要更便宜，容量再加大；純假設。

待續‧‧‧

--> 閱讀更多...

●memtest86+教學 Part13

分頁我想應該是memtest86的精華，若能真的把這部分搞懂，我想對IA32(x86)的認識又進入到更深一層的境界了。若你想對整個IA-32的分頁做作通盤認識你可以去參考Intel 64 and IA-32 Architectures Software Developer's Manual - Volume 3A System Programming Guide.pdf。由於一般書籍講到的分頁都是使用4kbyte的分頁模式，而且只講到CR3（或稱 PDBR，page directory base register），然而IA-32的分頁方式還分成好幾種模式；而且支援4K、2M、4M的分頁大小；並可定址到64G (36-BIT PHYSICAL ADDRESSING USING THE PAE PAGING MECHANISM)；說的好像很複雜，其實就是在搞CR3、CR4這兩個暫存器(register)。然而其實也沒那麼簡單，無論如何，由於memtest86是採用2M分頁(page size extensions)及支援PAE paging mechanism使可定址到64G；因此我們至少要對這種分頁方式作一番說明：

首先我們先來看看爛豬腳(head.S)如何實作頁目錄，你可能會問不是還要有頁表嗎？這個問題非常好但是我不想在此解答，你直接參考我上面說的那份資料以及Paging Extensions for the Pentium Pro Processor 就可知道為何。

在head.S有這麼一段code：注意；在巨集中使用參數必須前面加上"\"符號

.macro ptes64 start, count=64

.quad \start + 0x0000000 + 0xE3 ;為什麼是E3，下面會解說

.quad \start + 0x0200000 + 0xE3

.quad \start + 0x0400000 + 0xE3

.quad \start + 0x0600000 + 0xE3

.quad \start + 0x0800000 + 0xE3

.quad \start + 0x0A00000 + 0xE3

.quad \start + 0x0C00000 + 0xE3

.quad \start + 0x0E00000 + 0xE3

.if \count-1ptes64 "(\start+0x01000000)",\count-1

.endif

.endm

.macro maxdepth depth=1

.if \depth-1maxdepth \depth-1

.endif

.endm

maxdepth

.balign 4096

.globl pd0

pd0: ptes64 0x0000000000000000
.balign 4096

.globl pd1

pd1: ptes64 0x0000000040000000
.balign 4096

.globl pd2

pd2: ptes64 0x0000000080000000
.balign 4096

.globl pd3

pd3: ptes64 0x00000000C0000000
.balign 4096

.globl pdp

pdp:

.long pd0 + 1

.long 0

.long pd1 + 1

.long 0
.long pd2 + 1

.long 0
.long pd3 + 1

.long 0

上面這段code最重要的就是ptes64那個巨集(macro)；若你把pd0:、pd1:、pd2:、pd3:後面的ptes64巨集展開，便會得到0~4GB的頁目錄表，而且每個表項相差2MB。差別在於其每一個頁目錄表項佔用一個quad(8Byte)，這和我之前介紹的那本"自己動手寫作業系統"所談到的分頁採用long為頁目錄，相差4個bytes；-而且書面說的也不搞pdp，原因如下：

Figure 3-21 shows the format for the page-directory-pointer-table and page-directory entries when 2-MByte pages and extended physicaladdresses are being used.

The major differences in these entries are as follows:

•A page-directory-pointer(pdp)-table entry is added.

•The size of the entries are increased from 32 bits to 64 bits

•The maximum number of entries in a page directory or page table is 512.

•The base physical address field in each entry is extended to 24 bits for 36-bit physical addressing (or extended to MAXPHYADDR-12 bits if MAXPHYADDR is different than 36).

另外針對"至少在各式各樣的Pentium簡介中有四個2M頁[1,2,3,4]"這句話的意思，答案如下：

Figure 3-19 shows how a page-directory-pointer table and page directories can be used to map linear addresses to 2-MByte pages when the PAE paging mechanism enabled. This paging method can be used to map up to 2048 pages (4 page-directory-pointer(pdp)-table entries times 512 page-directory entries) into a 4-GByte linear address space.也就是Figure 3-19中的bit30和bit31。

/*-----------------參考init.c map_page()--------------- *

0xE3 --

* Bit 0 = Present bit. 1 = PDE is present

* Bit 1 = Read/Write. 1 = memory is writable

* Bit 2 = Supervisor/User. 0 = Supervisor only (CPL 0-2)

* Bit 3 = Writethrough. 0 = writeback cache policy

* Bit 4 = Cache Disable. 0 = page level cache enabled

* Bit 5 = Accessed. 1 = memory has been accessed.

* Bit 6 = Dirty. 1 = memory has been written to.

* Bit 7 = Page Size. 1 = page size is 2 MBytes

* --------------------------------------------------*/

透過以上的認知我們要來看其他的code如何來實作分頁‧‧‧待續‧‧‧

--> 閱讀更多...

●memtest86+教學 Part12

今天我想把int 15h eax=E820h作個總結；首先我們看一下head.S：
/* Don't disable the a20 line */
/* Load 16bit data segments, to ensure the segment limits are set */
movl $REAL_DS, %eax
movl %eax, %ds
movl %eax, %es
movl %eax, %ss
movl %eax, %fs
movl %eax, %gs
/* Compute the stack base */
leal stack@GOTOFF(%ebx), %ecx
/* Compute the address of meminfo*/
leal mem_info@GOTOFF(%ebx), %edi #取得mem_info標籤的絕對位址並存到edi
/* switch to 16bit mode */
ljmp $REAL_CS, $1f - RSTART #這個ljmp就是跳到.code16，也就是下一行；因為ljmp的格式是 segment:offset ；segment就是$REAL_CS；offset就是$1f - RSTART(下一行1:標籤減掉RSTART；因為有這個定義#define RSTART startup_32就是head.S的頂端；所以$1f - RSTART就等於1:標籤相對於head.S的偏移位址)
1:
.code16
/* Disable Paging and protected mode */
/* clear the PG & PE bits of CR0 */
movl %cr0,%eax
andl $~((1 << 31)(1<<0)),%eax #關閉分頁及保護模式，回到真實模式
movl %eax,%cr0
/* make intersegment jmp to flush the processor pipeline * and reload %cs:%eip (to clear upper 16 bits of %eip). */
ljmp *(realptr - RSTART)
#這樣的語法通常是這種32位元和16位元的混合區段才會用到(切記)
#這樣的語法類似nasm的 jmp dword selector:offset；
#然而masm卻沒有這樣的機制語法；所以masm會如下這樣搞：
# db 0eah
# dw ofsfset
# dw segment
#以上三行是JMP到16bit時的用法，雖等同於 jmp dword ptr label(不支援)，但masm好像只
#支援 jmp fword ptr label(從16bit跳到32bit)，然而跳到32bit也可以這樣搞：
# db 0eah
# dw ofsfset , 0h
# dw segment
#也就是說從32bit跳到16bit會去提取2ㄍbyte當offset及2ㄍbyte當segment
#當從16bit跳到32bit會去提取4ㄍbyte當offset及2ㄍbyte當segment
real:
/* we are in real mode now
* set up the real mode segment registers : %ds, %ss, %es, %gs, %fs
*/
movw %cs, %ax
movw %ax, %ds
movw %ax, %es
movw %ax, %fs
movw %ax, %gs
movw %ax, %ss
/* Adjust the stack pointer */
movl %ecx, %eax
shrl $4, %eax #取得ss值
movw %ax, %ss
subl %ecx, %esp
/* Save my base pointer */
pushl %ebx
/* Setup %ds to point to my data area */
shrl $4, %edi
movl %edi, %ds
/* Enable interrupts or BIOS's go crazy */
sti
# Get memory size (extended mem, kB)
#define SMAP 0x534d4150
xorl %eax, %eax
movl %eax, (E88) #0x00
movl %eax, (E801) #0x04
movl %eax, (E820NR) #0x08
# Try three different memory detection schemes. First, try
# e820h, which lets us assemble a memory map, then try e801h,
# which returns a 32-bit memory size, and finally 88h, which
# returns 0-64m
# method E820H:
# the memory map from hell. e820h returns memory classified into
# a whole bunch of different types, and allows memory holes and
# everything. We scan through this memory map and build a list
# of the first 32 memory areas, which we return at [E820MAP].
# This is documented at http://www.teleport.com/~acpi/acpihtml/topic245.htm
#int 15h eax=0e820h使用說明：
#INPUT：eax=0e820h ebx=0(第一次呼叫必須為0)
#INPUT：es:di=指向一個可容納32*20byte的位址空間
#INPUT：ecx=20 edx=0534d4150h('SMAP')
#OUTPUT：CF(C旗標=0表示成功，否則失敗)
#OUTPUT：eax=0534d4150h('SMAP') return value
#OUTPUT：ecx=20
#OUTPUT：ebx如果等於0且cf=0，表示已經是最後一個位址範圍描述器
meme820:
xorl %ebx, %ebx # continuation counter
movw $E820MAP, %di # point into the whitelist
# so we can have the bios
# directly write into it.
jmpe820:
movl $0x0000e820, %eax # e820, upper word zeroed
movl $SMAP, %edx # ascii 'SMAP'
movl $20, %ecx # size of the e820rec
pushw %ds # data record.
popw %es #這ㄍpush pop很重要，因為得到ㄉ資料是存放在es:di
int $0x15 # make the call
jc bail820 # fall to e801 if it fails
cmpl $SMAP, %eax # check the return is `SMAP'
jne bail820 # fall to e801 if it fails
# cmpl $1, 16(%di) # is this usable memory?
# jne again820
# If this is usable memory, we save it by simply advancing %di by
# sizeof(e820rec).
good820:
movb (E820NR), %al # up to 32 entries
cmpb $E820MAX, %al
jnl bail820
incb (E820NR)
movw %di, %ax
addw $E820ENTRY_SIZE, %ax #define E820ENTRY_SIZE 20
movw %ax, %di
again820:
cmpl $0, %ebx # check to see if
jne jmpe820 # %ebx is set to EOF
bail820:
# method E801H:
# memory size is in 1k chunksizes, to avoid confusing loadlin.
# we store the 0xe801 memory size in a completely different place,
# because it will most likely be longer than 16 bits.
#以下是0xe801及E88我們不討論，因為現在用的主機板根本不會去呼叫它們
meme801:
‧‧‧
‧‧
‧
/* O.k. the BIOS query is done switch back to protected mode */
cli
/* Restore my saved variables */
popl %ebx
/* Get an convinient %ds */
movw %cs, %ax
movw %ax, %ds
/* Load the global descriptor table */
addr32 lgdt gdt_descr - RSTART
/* Turn on protected mode */
/* Set the PE bit in CR0 */
movl %cr0,%eax
orl $(1 SHL 0),%eax #回到保護模式
movl %eax,%cr0
/* flush the prefetch queue, and relaod %cs:%eip */
data32 ljmp *(protptr - RSTART)
prot:
.code32
‧‧‧
‧‧
‧
realptr:
.word real - RSTART #仔細觀察一下realptr: 這個標籤後面這兩個.word
.word 0x0000 #因為ljmp 後面是先offset值，然後才是segment值
protptr:
.long 0
.long KERNEL_CS #其實這ㄍlong只要定義為word就可以ㄌ
idt_real:
.word 0x400 - 1 # idt limit ( 256 entries)
.word 0, 0 # idt base = 0L
‧‧‧
.globl mem_info #匯出這個符號給c語言使用
mem_info: #以下這裡就是存放位址範圍描述器的地方
. = . + MEMINFO_SIZE #0x28c=(E88+E801+E820NR=0ch)+(20*32)
‧‧‧
stack:
. = . + 4096
stack_top:

由以上的代碼我們已經得到n個位址範圍描述器，接下來我們要回到init.c得知接下來是呼叫memsize.c中的mem_size();
由於test.h有這樣的定義：extern struct mem_info_t mem_info;
struct e820entry
{ unsigned long long addr; /* start of memory segment */
unsigned long long size; /* size of memory segment */
unsigned long type; /* type of memory segment */
};

struct mem_info_t
{ unsigned long e88_mem_k; /* 0x00 */
unsigned long e801_mem_k; /* 0x04 */
unsigned long e820_nr; /* 0x08 */
struct e820entry e820[E820MAX]; /* 0x0c */
/* 0x28c */};

所以就可將這些位址範圍描述器整理如下：
if (e820_nr == 0 && alt_mem_k == 0 && ext_mem_k == 0){
ext_mem_k = mem_info.e88_mem_k;
alt_mem_k = mem_info.e801_mem_k;
e820_nr = mem_info.e820_nr;
for (i=0; i< mem_info.e820_nr; i++) {
e820[i].addr = mem_info.e820[i].addr;
e820[i].size = mem_info.e820[i].size;
e820[i].type = mem_info.e820[i].type; }
}

--> 閱讀更多...